PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-250872

(43) Date of publication of application: 09.09.1994

(51)Int.CI.

G06F 11/22

(21)Application number: 05-035330

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO ELECTRON KK

(22)Date of filing:

24.02.1993


(72)Inventor: OHASHI KAZUHIKO

(54) INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To provide an integrated circuit capable of observing internal flip flops (FFs) by a built-in scanning function and improving the efficiency of defect analysis in its loaded state on a user board with simple constitution.

CONSTITUTION: The integrated circuit is constituted of a scanning chain S consisting of plural FFs f1 to fn, B1 to Bn to be scanned, a scanning timing instructing means 40 for instructing the starting timing of scanning operation of the chain S and an indicating means 50 for indicating the end timing of scanning operation and indicating the start of a microinstruction, a machine code instruction or both of the instructions while considering the length of the chain S. Data are read out/written from/in the FFs B1 to Bn by the microirastruction and the machine code instruction based upon an indication from the indicating means.



LEGAL STATUS

[Date of request for examination]

28.07.1999

[Date of sending the examiner's decision of

20.08.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-250872

(43)公開日 平成6年(1994)9月9日

(51)Int.Cl.⁵

識別記号 庁

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 11/22

3.60 P 7737-5B

審査請求 未請求 請求項の数5 OL (全 11 頁)

(21)出願番号

特願平5-35330

(22)出願日

平成5年(1993)2月24日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(72)発明者 大橋 一彦

神奈川県川崎市川崎区駅前本町25番地1


東芝マイクロエレクトロニクス株式会社内

(74)代理人 弁理士 三好 秀和 (外1名)

(54)【発明の名称】 集積回路

(57)【要約】

【目的】 本発明は集積回路が簡単な構成のユーザボード上に搭載されている状態で、内蔵されているスキャン機能により内部フリップ・フロップを観測可能とし、不良解析効率を向上させた集積回路を提供することを目的とする。



20

30

【特許請求の範囲】

【請求項1】 複数のスキャン可能なフリップ・フロッ プからなるスキャンチェインを有し、

前記スキャンチェインを構成するフリップ・フロップの 一部または全部が、マイクロ命令、機械語命令、或いは マイクロ命令及び機械語命令の両方により、読み出し、 書き込み、或いは読み出し及び書き込みの両方が可能で あることを特徴とする集積回路。

【請求項2】 複数のスキャン可能なフリップ・フロッ プからなるスキャンチェインを有し、

前記スキャンチェインをスキャン動作させる時に、前記 スキャンチェインを構成する一部のフリップ・フロップ に、当該集積回路外部にスキャンアウトされるデータを 保持し、

前記スキャンデータを保持する一部のフリップ・フロッ プは、マイクロ命令、機械語命令、或いはマイクロ命令 及び機械語命令の両方により、読み出し、書き込み、或 いは読み出し及び書き込みの両方が可能であることを特 徴とする集積回路。

【請求項3】 複数のスキャン可能なフリップ・フロッ プからなるスキャンチェインと、

前記スキャンチェインのスキャン動作開始のタイミング を指示するスキャンタイミング指示手段とを有し、

前記スキャンタイミング指示手段の指示により前記スキ ャンチェインをスキャン動作させる時に、前記スキャン チェインを構成する一部のフリップ・フロップに、当該 集積回路外部にスキャンアウトされるデータを保持し、 前記スキャンデータを保持する一部のフリップ・フロッ プは、マイクロ命令、機械語命令、或いはマイクロ命令 及び機械語命令の両方により、読み出し、書き込み、或 いは読み出し及び書き込みの両方が可能であることを特 徴とする集積回路。

【請求項4】 複数のスキャン可能なフリップ・フロッ プからなるスキャンチェインと、

前記スキャンチェインのスキャン動作開始のタイミング を指示するスキャンタイミング指示手段と、

前記スキャンチェインの長さを考慮して、スキャン動作 終了のタイミングを指示すると共に、マイクロ命令、機 械語命令、或いはマイクロ命令及び機械語命令の両方の 起動を指示する指示手段とを有し、

前記スキャンタイミング指示手段の指示により前記スキ ャンチェインをスキャン動作させる時に、前記スキャン チェインを構成する一部のフリップ・フロップに、当該 集積回路外部にスキャンアウトされるデータを保持し、 前記スキャンデータを保持する一部のフリップ・フロッ プは、前記指示主段の指示に基づきマイクロ命令、機械 語命令、或いはマイクロ命令及び機械語命令の両方によ り、読み出し、書き込み、或いは読み出し及び書き込み の両方が行なわれることを特徴とする集積回路。

【請求項5】 n個(nは任意の正整数)のスキャン可 50

能なフリップ・フロップからなり、当該スキャンチェイ ンの出力がバスであるm本 (mは任意の正整数) のスキ ャンチェインと、

n本のmビットレジスタからなるレジスタファイルと、 前記スキャンチェインのスキャン動作開始のタイミング を指示するスキャンタイミング指示手段と、

前記スキャンチェインの長さを考慮して、スキャン動作 終了のタイミングを指示すると共に、マイクロ命令、機 械語命令、或いはマイクロ命令及び機械語命令の両方の 起動を指示する指示手段と、

前記スキャンタイミング指示手段の指示により、前記ス キャンチェインからスキャンアウトされたデータを前記 レジスタファイルのどのレジスタに書き込むかを指示す るレジスタ選択手段とを有し、

前記スキャンタイミング指示手段の指示により前記スキ ャンチェインをスキャン動作させる時に、前記スキャン チェインの最後のフリップ・フロップのデータを前記バ スに出力し、前記バスに出力されたデータを前記レジス タ選択手段の指示に基づき前記レジスタファイル内に格 納する動作を、スキャンチェイン長だけ行ない、

前記レジスタファイルは、前記指示主段の指示に基づき マイクロ命令、機械語命令、或いはマイクロ命令及び機 械語命令の両方により、読み出し、書き込み、或いは読 み出し及び書き込みの両方が行なわれることを特徴とす る集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロプロセッサ等 の集積回路における不良解析技術に関し、特に、マイク ロプロセッサ等の集積回路が簡単な構成のユーザボード (コンピュータシステム) 上に搭載されている状態で、 集積回路に内蔵されているスキャン機能により内部フリ ップ・フロップを観測可能とし、不良解析効率を向上さ せた集積回路に関する。

[0002]

【従来の技術】近年の集積回路では、その不良解析を容 易にするため、テスト容易化の手法を取り入れるのが一 般的になりつつある。テスト容易化の手法の1つに、集 積回路内のフリップ・フロップ(以下、F/Fと略記す る)をスキャン化する方法がある。この手法を用いれ ば、順序回路を組み合わせ回路に展開することができ、 任意のテストパターンを容易に設定することができる。 また、任意のF/Fの内容を容易に観測することも可能 である。

【0003】このようなスキャンテスト手法では、通 常、全てのスキャンF/Fを直列に接続してしまうと、 スキャンイン、スキャンアウトする際に膨大なクロック 数が必要となってしまうため、スキャンチェインを複数 に分けるパラレルスキャンの技術を用いる場合があっ

3

【0004】また、集積回路の入出力の端子数を節約するために、スキャン機能で使用する端子と機械語命令で使用する端子は共通になっている場合が多い。このため、コンピュータボード上でスキャン機能を用いた不良解析が不可能となり、LSIテスタを使用しなければならない状況にある。

【0005】図5は、従来技術を説明するための集積回路内のスキャンチェインの回路図である。スキャンチェインはn個のスキャンF/Ffl \sim fnからなり、スキャン可能な構成となっている。

【0006】また、図6は図5のスキャンチェインを用いてスキャンテストを行なう場合の動作を説明するタイミングチャートである。同図を用いて、第2クロック目にスキャンチェイン(n個のスキャンF/Ffl~fn)に保持されている内容を出力する場合について説明する。尚、以下の説明では"H"レベルをアクティブ、"L"レベルをディゼーブルとする。また、第2クロック目に各スキャンF/Ffl~fnに保持されているデータを、括弧"()"をつけて表すことにする。例えば、スキャンF/Fflの内容はスキャンチェインの 201番目であるため(1)と表し、スキャンF/Ffn—1の内容はスキャンチェインのn-1番目であるため(n-1)と表す。

【0007】先ず、第1クロックの途中でスキャン開始の信号(被測定デバイスDUTの入力端子より入力される信号)を"H"レベルにする。これにより、第2クロック目の最初からスキャンF/Ff1の内容(1)が被測定デバイスDUTの出力端子よりスキャンアウトされる。次に第3クロック目では、i番目のスキャンF/Ffiからi-1番目のスキャンF/Ffi-1に転送されて、順次1ビットずつ内容がシフトされ、スキャンF/Ff2の内容(2)が被測定デバイスDUTの出力端子よりスキャンアウトされる。以下、同様の操作を順次行なって、最後に第nクロックでスキャンF/Ffnの内容(n)が被測定デバイスDUTの出力端子よりスキャンアウトされる。

[0008]

【発明が解決しようとする課題】従って、従来の集積回路では、不良解析を効率良く行なうためにスキャン機能が内蔵されているが、スキャン機能を使用する際の端子の定義は、通常の機械語命令で使用する際のそれと異なっているため、スキャン機能を用いた集積回路の不良解析はLSIテスタを用いて行なわざるを得なかった。このため、LSIテスタ以外ではせっかくのスキャン機能を利用することができず、通常、LSIテスタは数千万円以上のコストを要するので、不良解析のコストが増大してしまうという問題があった。

【0009】また、LSIテスタは専門の教育を行なっ するスキャンタイミング指示手段40と、前記スキャンたオペレータしか操作することができず、集積回路を設 チェインSの長さを考慮して、スキャン動作終了のター計した技術者が簡単に操作できないために、不良解析の 50 ミングを指示すると共に、マイクロ命令、機械語命令、

効率が低下してしまうという問題があった。

【0010】本発明は、上記問題点を解決するもので、その目的は、マイクロプロセッサ等の集積回路がユーザボード(コンピュータシステム)上に搭載されている状態で、集積回路に内蔵されているスキャン機能により内部フリップ・フロップを観測でき、各種不良解析を効率良く行なうことの可能な集積回路を提供することである。

[0011]

10 【課題を解決するための手段】前記課題を解決するために、本発明の第1の特徴は、図1に示す如く、複数のスキャン可能なフリップ・フロップf1~fn及びB1~BnからなるスキャンチェインSを具備し、前記スキャンチェインSを構成するフリップ・フロップの一部または全部B1~Bnが、マイクロ命令、機械語命令、或いはマイクロ命令及び機械語命令の両方により、読み出し、書き込み、或いは読み出し及び書き込みの両方が可能であることである。

【0012】また、本発明の第2の特徴は、図1に示す如く、複数のスキャン可能なフリップ・フロップf1~fn及びB1~BnからなるスキャンチェインSを具備し、前記スキャンチェインSを構成する一部のフリップ・フロップB1~Bnに、当該集積回路外部にスキャンアウトされるデータを保持し、前記スキャンデータを保持する一部のフリップ・フロップB1~Bnは、マイクロ命令、機械語命令、或いはマイクロ命令及び機械語命令の両方により、読み出し、書き込み、或いは読み出し及び書き込みの両方が可能であることである。

【0013】本発明の第3の特徴は、図1に示す如く、複数のスキャン可能なフリップ・フロップf1~fn及びB1~BnからなるスキャンチェインSと、前記スキャンチェインSのスキャン動作開始のタイミングを指示するスキャンタイミング指示手段40の指示により前記スキャンタイミング指示手段40の指示により前記スキャンチェインSを構成する一部のフリップ・フロップB1~Bnに、当該集積回路外部にスキャンアウトされるデータを保持し、前記スキャンデータを保持する一部のフリップ・フロップB1~Bnは、マイクロ命令、機械語命令、或いはマイクロ命令及び機械語命令の両方により、読み出し、書き込み、或いは読み出し及び書き込みの両方が可能であることである。

【0014】本発明の第4の特徴は、図1に示す如く、複数のスキャン可能なフリップ・フロップ f1~fn及びB1~BnからなるスキャンチェインSと、前記スキャンチェインSのスキャン動作開始のタイミングを指示するスキャンタイミング指示手段40と、前記スキャンチェインSの長さを考慮して、スキャン動作終了のタイミングを指示すると共に、マイクロ命令 機械語命令

5

或いはマイクロ命令及び機械語命令の両方の起動を指示する指示手段50とを具備し、前記スキャンタイミング指示手段40の指示により前記スキャンチェインSを構成する一部のフリップ・フロップB1~Bnに、当該集積回路外部にスキャンアウトされるデータを保持し、前記スキャンデータを保持する一部のフリップ・フロップB1~Bnは、前記指示主段50の指示に基づきマイクロ命令、機械語命令、或いはマイクロ命令及び機械語命令の両方により、読み出し、書き込み、或いは読み出し及び書き込みの両方が行なわれることである。

【0015】更に、本発明の第5の特徴は、図2に示す 如く、n個(nは任意の正整数)のスキャン可能なフリ ップ・フロップf1~fn及びg1~gnからなり、当 該スキャンチェインの出力がバス170であるm本(m は任意の正整数、図2ではm=2)のスキャンチェイン Sf及びSgと、n本のmビットレジスタR1~Rnか らなるレジスタファイル110と、前記スキャンチェイ ンSF及びSgのスキャン動作開始のタイミングを指示 するスキャンタイミング指示手段40と、前記スキャン チェインSf及びSgの長さを考慮して、スキャン動作 終了のタイミングを指示すると共に、マイクロ命令、機 械語命令、或いはマイクロ命令及び機械語命令の両方の 起動を指示する指示手段50と、前記スキャンタイミン グ指示手段40の指示により、前記スキャンチェインS f 及びSgからスキャンアウトされたデータを前記レジ スタファイル110のどのレジスタR1~Rnに書き込 むかを指示するレジスタ選択手段130とを具備し、前 記スキャンタイミング指示手段40の指示により前記ス キャンチェインSF及びSgをスキャン動作させる時 に、前記スキャンチェインSfまたはSgの最後のフリ ップ・フロップ f 1 または g 1 のデータを前記バス 1 7 0に出力し、前記バス170に出力されたデータを前記 レジスタ選択手段130の指示に基づき前記レジスタフ アイル110内に格納する動作を、スキャンチェイン長 だけ行ない、前記レジスタファイル110は、前記指示 主段50の指示に基づきマイクロ命令、機械語命令、或 いはマイクロ命令及び機械語命令の両方により、読み出 し、書き込み、或いは読み出し及び書き込みの両方が行 なわれることである。

[0016]

【作用】本発明の第1、第2、第3、及び第4の特徴の集積回路では、図1に示す如く、複数のスキャン可能なフリップ・フロップf1~fn及びB1~BnからなるスキャンチェインSの内、一部のフリップ・フロップB1~Bnに対して、スキャンタイミング指示手段40の指示によりスキャンチェインSをスキャン動作させる時に、当該集積回路外部にスキャンアウトされるべきデータを保持し、指示主段50の指示に基づきマイクロ命令、機械語命令、或いはマイクロ命令及び機械語命令の

6 両方により、読み出し、書き込み、或いは読み出し及び 書き込みの両方を行なうようにしている。

【0017】これにより、スキャンを用いた集積回路の不良解析に大掛かりなLSIテスタ(数千万円以上)を用いることなく、簡単な構成のコンピュータボード(数十万円)を用いて行なうことができ、不良解析のコストを大幅に軽減することができ、また、LSIテスタを用いる場合のように高度な操作技術を必要とせず、評価する集積回路の知識だけで各種不良解析を効率良く行なうことが可能となる。

【0018】また、本発明の第5の特徴の集積回路で は、図2に示す如く、 n個 (nは任意の正整数) のスキ ャン可能なフリップ・フロップf1~fn及びg1~g nからなり、当該スキャンチェインの出力がバス170 であるm本 (mは任意の正整数、図2ではm=2)のス キャンチェインSf及びSgと、n本のmビットレジス タR1~Rnからなるレジスタファイル110とを備え て構成し、スキャンタイミング指示手段40の指示によ りスキャンチェインSf及びSgをスキャン動作させる 時に、スキャンチェインSfまたはSgの最後のフリッ プ・フロップ f 1または g 1のデータをバス 170に出 力し、バス170に出力されたデータをレジスタ選択手 段130の指示に基づきレジスタファイル110内に格 納する動作を、スキャンチェイン長だけ行ない、レジス タファイル110に対して、指示主段50の指示に基づ いてマイクロ命令、機械語命令、或いはマイクロ命令及 び機械語命令の両方により、読み出し、書き込み、或い は読み出し及び書き込みの両方を行なうようにしてい る。

【0019】これにより、上述した第1、第2、第3、 及び第4の特徴の集積回路と同等の効果を実現できる。【0020】

【実施例】以下、本発明に係る実施例を図面に基づいて 説明する。

【0021】図1に本発明の第1の実施例に係る集積回路の回路構成図を示す。

【0022】同図において、本実施例の集積回路は、スキャン可能なスキャンフリップ・フロップ(以下F/Fと略記する) $f1\sim f$ nと、当該スキャンチェインSの一部を構成する各スキャンF/F $f1\sim f$ n内のデータを保持するスキャン可能なレジスタファイル60とからなるスキャンチェインSと、マイクロプログラムのアドレスを格納するアイクロアドレスレジスタ(以下MARという)80と、マイクロプログラムを格納するマイクロROM(以下 μ ROMという)90と、 μ ROM90から読み出された機械語命令の内容をデコードしたデータを格納しておくマイクロインストラクションレジスタ(以下MIRという)100と、スキャンの開始タイミング信号scsを生成するスキャン開始タイミング発生

始タイミング信号scs、及びスキャン制御F/F30 出力scの論理和を取るORゲート20と、ORゲート 20出力をリセット信号 rstによりリセットされるま で保持するスキャン制御F/F30と、スキャンチェイ ン長を考慮して、スキャンチェインSを構成する全ての スキャンF/Ff1~fnの内容がスキャンアウトされ た時点でリセット信号 r s t をスキャン制御 F / F 3 0 に対して出力し、且つ、機械語命令の実行開始を指示す るためにMAR80に機械語命令の実行開始に必要なデ ータをセットするリセット信号発生回路50と、レジス 10 タファイル60よりスキャンアウトされたデータと集積 回路外部からのスキャン入力とを選択してスキャンチェ インSへ供給するセレクタ70とから構成されている。

【0023】尚、スキャンチェインSを構成するスキャ ンF/Ffl~fnは、クロックCLKによりi番目の スキャンF/Ffiからi-1番目のスキャンF/Ff i-1に転送されて、順次1ビットずつ内容がシフトさ れ、スキャンF/FF1からスキャンアウトされる構成 となっている。

【0024】次に、本実施例の集積回路の動作を図2に 20 示すタイミングチャートを用いて説明する。ここでは、 動作周波数を上げた時の不良解析について説明する。つ まり、不良が発生した時のスキャン $F/Ff1 \sim fn$ の 内容と不良が発生しない時のスキャン $F/F f1 \sim f n$ の内容を収集し、比較することによって不良原因を突き 止める。また、クロック信号CLKの第2クロック目に 不良原因があるとして、第2クロック目のスキャンF/ $Ff1 \sim fn$ の内容を出力することとする。また以下の 説明では従来例と同様に、"H"レベルをアクティ ブ、"L"レベルをディゼーブルとし、第2クロック目 に各スキャンF/Ff1~fnに保持されているデータ を、括弧"()"をつけて表すことにする。

【0025】先ず、フェイル(不良が発生)する場合に ついて説明する。ここで、本実施例の集積回路のスキャ ン機能は不良に対して充分速く動作するものとし、不良 を発生させるため、第1クロック目及び第2クロック目 は高速で動作させ、第3クロック目以降は低速で動作さ せるものとする。

【0026】第1クロック目の途中でスキャン開始タイ ミング発生回路40からのスキャン開始タイミング信号 40 scsが" H"レベルとなり、ORゲート20の出力 が"H"レベルとなる。

【0027】これにより、第2クロック目でスキャン制 御F/F30の出力scが"H"レベルとなって、スキ ャンチェインSを構成する全てのスキャンF/Ff1~ fnはスキャン動作を行なうこととなり、スキャンF/ Ff1の内容(1)が集積回路外にスキャンアウトされ

【0028】第3クロック目では、第2クロック目でス

レジスタファイル60の1ビット目B1に格納され、ス キャンF/Ffn-1の内容は(n)となり、またスキ ャンF/F f 1の内容は(2)となってスキャンアウト

【0029】以下、同様に動作し、第nクロック目では スキャンF/Fflの内容は(n-1)となり、(n-1)1) がスキャンアウトされる。そしてレジスタファイル 60の1ビット目B1に(n+2)が格納される。

【0030】第n+1クロック目では、スキャンF/F f 1の内容は(n)となり、(n)がスキャンアウトさ れ、レジスタファイル60の第1ビット目B1には(n -1)が、n-1ビット目Bn-1には(1)が格納さ れる。

【0031】同様に、第n+2クロック目では、レジス タファイル60の第1ビット目B1には(n)が、n-1ビット目Bn-1には(2)が、nビット目Bnには (1) が格納される。

【0032】第n+3クロック目でリセット信号発生回 路50からのリセット信号rstが"H"レベルとな り、MAR80に所定のアドレスがセットされ、それに 該当するマイクロプログラムを μ R O M 9 0 から読み出 してMIR100にセットする。その後、通常の機械語 命令(MOV命令等)が起動してレジスタファイル60 の内容を読み出す。

【0033】次に、パスする(不良が発生しない)場合 については、同様の動作を低速にて行なう。そして、機 械語命令により読み出したレジスタファイル60の内容 を比較して不良解析を行なう。

【0034】本実施例では、スキャン開始タイミング発 生回路40の指示によりスキャン動作が開始することと したが、集積回路がマイクロプロセッサ等である場合に は、マイクロプロセッサ内に組み込まれているセルフデ バッグ関係の機能(例えば、アドレスマッチ機能、オペ ランドマッチ機能)を使用してスキャン動作を開始させ てもよい。

【0035】また、スキャンチェインSへのスキャンイ ンは、セレクタ70を使用して、集積回路外部からのデ ータをスキャンインしても、或いはレジスタファイル6 Oの内容をもう一度スキャンF/Ff1~fnにスキャ ンインしても構わない。

【0036】次に、図3に本発明の第2の実施例に係る 集積回路の回路構成図を示す。

【0037】本実施例の集積回路は、第1の実施例の集 積回路において、スキャンチェインSを、スキャンF/ $Ff1 \sim fn$ からなる第1のスキャンチェイン Sf と、 スキャン $F/Fg1 \sim gn$ からなる第2のスキャンチェ インSgとによる構成とし、レジスタファイル110を 複数のレジスタR1~Rnで構成している。また、レジ スタファイル110内のレジスタR1~Rnを選択する キャンアウトされたスキャンF/FfIの内容(1)が 50 信号selを生成するレジスタ番号セレクト回路130 を備え、選択信号 s e l によりレジスタ R 1 ~ R n を選 択するセレクタ120を制御している。尚、各スキャン チェインSf及びSgから出力されたデータはバス17 0を介してセレクタ120に供給される。

【0038】具体的な動作は、第1の実施例とほぼ同様 であるが、レジスタファイル110への入力方法が異な る。第1の実施例ではスキャンチェインSとレジスタフ ァイル60は専用のラインでデータ転送していたが、本 実施例ではバス170を介してデータ転送される。図4 に、n本のスキャンチェインを備える場合のレジスタフ 10 ァイル110への格納方法を示す。本実施例では、2本 のスキャンチェインSf及びSgを備えているので、各 レジスタR1~Rnは2ビット構成となる。

【0039】尚、本実施例では、レジスタファイル11 0のどのレジスタR1~Rnに格納するかを制御するた めに、専用のレジスタ番号セレクト回路130を用いた が、汎用のマイクロ命令を用いて制御しても構わない。 [0040]

【発明の効果】以上のように本発明によれば、複数のス キャン可能なフリップ・フロップからなるスキャンチェ 20 20 ORゲート インの内、一部のフリップ・フロップに対して、スキャ ンタイミング指示手段の指示によりスキャンチェインを スキャン動作させる時に、当該集積回路外部にスキャン アウトされるべきデータを保持し、指示主段の指示に基 づきマイクロ命令、機械語命令、或いはマイクロ命令及 び機械語命令の両方により、読み出し、書き込み、或い は読み出し及び書き込みの両方を行なうこととしたの で、スキャンを用いた集積回路の不良解析に大掛かりな LSIテスタを用いることなく、簡単な構成のコンピュ ータボードを用いて行なうことができ、不良解析のコス 30 R) トを大幅に軽減することができ、また、LSIテスタを 用いる場合のように高度な操作技術を必要とせず、評価 する集積回路の知識だけで各種不良解析を効率良く行な うことが可能な集積回路を提供することができる。

【0041】また、本発明によれば、n個(nは任意の 正整数)のスキャン可能なフリップ・フロップからな り、当該スキャンチェインの出力がバスであるm本(m は任意の正整数)のスキャンチェインと、n本のmビッ トレジスタからなるレジスタファイルとを備えて構成 し、スキャンタイミング指示手段の指示によりスキャン 40 チェインをスキャン動作させる時に、スキャンチェイン の最後のフリップ・フロップのデータをバスに出力し、 バスに出力されたデータをレジスタ選択手段の指示に基 づきレジスタファイル内に格納する動作を、スキャンチ ェイン長だけ行ない、レジスタファイルに対して、指示 主段の指示に基づいてマイクロ命令、機械語命令、或い はマイクロ命令及び機械語命令の両方により、読み出 し、書き込み、或いは読み出し及び書き込みの両方を行

10 なうこととしたので、上述した効果と同等の効果を実現 できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る集積回路の回路構 成図である。

【図2】第1の実施例の集積回路の動作を説明済つタイ ミングチャートである。

【図3】本発明の第2の実施例に係る集積回路の回路構 成図である。

【図4】第2の実施例の集積回路の動作を説明済つタイ ミングチャートである。

【図5】従来技術を説明するためのスキャンチェインの 回路図である。

【図6】図5のスキャンチェインを用いてスキャンテス トを行なう場合の動作を説明するタイミングチャートで

【符号の説明】

S スキャンチェイン

30 スキャン制御F/F

40 スキャン開始タイミング発生回路(スキャンタイ ミング指示手段)

50 リセット信号発生回路(指示手段)

60 レジスタファイル

70 セレクタ

80 アイクロアドレスレジスタ (MAR)

90 マイクロROM (μROM)

100 マイクロインストラクションレジスタ (MI

CLK クロック

scs スキャン開始タイミング信号

scr 外部スキャン要求信号

scs スキャン開始タイミング信号

sc スキャン制御F/F30出力

TSt リセット信号

SO スキャンアウト

S f 第1のスキャンチェイン

Sg 第2のスキャンチェイン

110 レジスタファイル

R1~Rn レジスタ

120 セレクタ

130 レジスタ番号セレクト回路(レジスタ選択手


段)

sel 選択信号


170 バス

st スキャン開始信号


[図1]




【図2】




[図3]



【図4】



【図5】



【図6】

